

(19) **日本国特許庁(JP)**

(12) 公 閉 特 許 公 報(A)

(11)特許出願公開番号

特**開2007-184102** (P2007-184102A)

(43) 公開日 平成19年7月19日(2007.7.19)

(51) lnt.Cl.			F I			テーマコード(参考)
G11C	16/02	(2006.01)	G11C	17/00	641	5B125
G11C	16/04	(2006, 01)	G11C	17/00	622E	
G11C	16/06	(2006.01)	G11C	17/00	634G	
			G11C	17/00	611A	

審査請求 有 請求項の数 11 〇L (全 23 頁)

	普全部	情水 有 - 請水項の数 11 O L (全 23 頁)
特願2007-96882 (P2007-96882)	(71) 出願人	000003078
		株式会社東芝
		東京都港区芝浦一丁目1番1号
の分割	(74)代理人	100058479
平成5年9月21日 (1993.9.21)		弁理士 鈴江 武彦
	(74)代理人	100091351
	1	弁理士 河野 哲
	(74) 代理人	100088683
		弁理士 中村 誠
	(74) 代理人	100108855
	1	弁理士 蔵田 昌俊
	(74)代理人	100075672
		弁理士 峰 隆司
	(74) 代理人	100109830
		弁理士 福原 淑弘
		最終頁に続く
	平成19年4月2日 (2007.4.2) 特願2004-182695 (P2004-182695) の分割	特願2007-96882 (P2007-96882) 平成19年4月2日 (2007.4.2) 特願2004-182695 (P2004-182695) の分割 平成5年9月21日 (1993.9.21) (74) 代理人 (74) 代理人 (74) 代理人


(54) 【発明の名称】不揮発性半導体記憶装置

(57)【要約】

【課題】3値の情報を記憶することができ、かつ誤べリファイを招くことなく書き込みベリファイ動作の高速化をはかり得るEEPROMを提供すること。

【解決手段】電気的書替え可能なメモリセルをマトリクス配置したメモリセルアレイ1を有し、1つのメモリセルに3つの記憶状態を持たせたEEPROMにおいて、メモリセルアレイに接続される複数のビット線と、メモリセルアレイに接続される複数のワード線と、各々がそれぞれのビット線に対して設けられ、各々が2つ以上のバイナリデータラッチ回路から構成され、対応するメモリセルに書き込まれるn値の書き込みデータを2以上のバイナリデータの組み合わせで記憶し、対応するメモリセルから読み出されるn値の読み出しデータを2以上のバイナリデータの組み合わせで記憶する複数のデータラッチ回路とを備えた。

【選択図】 図1



【特許請求の範囲】

【請求項1】

電気的書き替えを可能としn 個の記憶状態 ($n \ge 3$) を持つことが可能な複数のメモリセルが直列接続されたNANDセルユニットと、前記NANDセルユニット内の書き込みのために選択されたメモリセルに書き込み電圧を印加し、前記選択されたメモリセル以外のメモリセルに 0 V 2 と前記書き込み電圧との中間である電圧を持つ中間電圧を印加する書き込み回路と、を備えた不揮発性半導体記憶装置であって、

前記中間電圧が前記選択されたメモリセル以外のメモリセルに印加されるのを待って、前記書き込み電圧は前記選択されたメモリセルに印加されることを特徴とする不揮発性半導体記憶装置。

【発明の詳細な説明】

【技術分野】

$[0\ 0\ 0\ 1]$

本発明は、電気的書替え可能な不揮発性半導体記憶装置(EEPROM)に係わり、特に1つのメモリセルに1ビットより多い情報を記憶させる多値記憶を行うEEPROMに関する。

【背景技術】

[00002]

EEPROMの1つとして、高集積化が可能なNAND型EEPROMが知られている。これは、複数のメモリセルをそれらのソース、ドレインを隣接するもの同士で共用する形で直列接続し1単位としてビット線に接続するものである。メモリセルは通常、電荷蓄積層と制御ゲートが積層されたFETMOS構造を有する。メモリセルアレイは、p型基板又はn型基板に形成されたp型ウェル内に集積形成される。NANDセルのドレイン側は選択ゲートを介してビット線に接続され、ソース側はやはり選択ゲートを介して共通ソース線に接続される。メモリセルの制御ゲートは、行方向に連続的に配設されてワード線となる。

[0003]

このNANDセル型EEPROMの動作は、次の通りである。データ書き込みは、ビット線から最も離れた位置のメモリセルから順に行う。選択されたメモリセルの制御ゲートには高電圧Vpp(=20V程度)を印加し、それよりビット線側にあるメモリセルの制御ゲート及び選択ゲートには中間電圧Vppm(=10V程度)を印加し、ビット線に6Vボータに応じて0V又は中間電圧Vm(=8V程度)を与える。ビット線に0Vが与えられた時、その電位は選択メモリセルのドレインまで転送されて、電荷畜積層に電子注入がまたが、これにより、選択されたメモリセルのしきい値は正方向にシフトする。この状態は"1"とする。ビット線にVmが与えられた時は電子注入が実効的に起こらず、そのでしまる。ビット線にVmが与えられた時は電子注入が実効的に起こらず、そのでしまい値は変化せず、負に止まる。この状態は消去状態で"0"とする。データ書き込みは制御ゲートを共有するメモリセルに対して同時に行われる。

$[0\ 0\ 0\ 4\]$

データ消去は、NANDセル内の全てのメモリセルに対して同時に行われる。即ち全ての制御ゲートをOVとし、p型ウェルを2OVとする。このとき選択ゲート,ビット線,ソース線も2OVにされる。これにより、全てのメモリセルで電荷蓄積層の電子がp型ウェルに放出され、しきい値は負方向にシフトする。

[0005]

データ読み出しは、選択されたメモリセルの制御ゲートを 0 V とし、それ以外のメモリセルの制御ゲート及び選択ゲートを電源電位 V c c (例えば 5 V) として、選択メモリセルで電流が流れるか否かを検出することにより行われる。

[0006]

読み出し動作の制約から、"1"書き込み後のしきい値は 0 V から V c c の間に制御しなければならない。このため書き込みベリファイが行われ、"1"書き込み不足のメモリセルのみを検出し、"1"書き込み不足のメモリセルに対してのみ再書き込みが行われる

10

20

30

40

よう再書き込みデータを設定する(ビット毎ベリファイ)。"1"書き込み不足のメモリセルは、選択された制御ゲートを例えば0.5 V (ベリファイ電圧)にして読み出すこと(ベリファイ読み出し)で検出される。

[00007]

つまり、メモリセルのしきい値が 0 V に対してマージンを持って、 0 . 5 V 以上になっていないと、選択メモリセルで電流が流れ、 "1"書き込み不足と検出される。 "0"書き込み状態にするメモリセルでは当然電流が流れるため、このメモリセルが "1"書き込み不足と誤認されないよう、メモリセルを流れる電流を補償するベリファイ回路と呼ばれる回路が設けられる。このベリファイ回路によって高速に書き込みベリファイは実行される。

[0008]

書き込み動作と書き込みベリファイを繰り返しながらデータ書き込みをすることで、個々のメモリセルに対して書き込み時間が最適化され、"1"書き込み後のしきい値は0VからVccの間に制御される。

[0009]

 $[0\ 0\ 1\ 0]$

しかしながら、従来のベリファイ回路は多値記憶用でないため、"2"書き込み状態にするメモリセルで、そのしきい値が、"1"書き込み不足か否かを検出するためのベリファイ電圧以上で1/2 V c c 以下の書き込み不足状態である場合、"1"書き込み不足か否かを検出する時にメモリセルで電流が流れず書き込み十分と誤認されてしまうという難点があった。

[0011]

また、書き込み不足の誤認を防止して多値の書き込みベリファイを行うには、"1"書き込み十分となったメモリセルに対し、"2"書き込み状態にするメモリセルには再書き込みを行い、"2"書き込み不足で状態であるか否かを検出してベリファイ書き込みを行うようにすればよい。しかしこの場合、"2"書き込み状態にするメモリセルに対しても"1"書き込みの後に"2"書き込み状態にするので、書き込みに時間がかかり書き込み速度が遅くなる。

 $[0\ 0\ 1\ 2\]$

また、多値記憶のEEPROMは2値のデータを基に動作するコンピュータとの整合性が難しく、これもEEPROMの動作速度を低下させる要因になるという問題があった。

【発明の開示】

【発明が解決しようとする課題】

 $[0\ 0\ 1\ 3]$

以上のように従来のNANDセル型EEPROMに多値記憶させ、従来のベリファイ回路でビット毎ベリファイを行おうとすると、誤ベリファイが生じるという問題があった。また、多値のEEPROMの場合は、2値のデータを処理するコンピュータとのデータの授受が複雑になり、その結果としてEEPROMの動作速度が低下する問題があった。

[0014]

本発明は、上記事情を考慮してなされたもので、その目的とするところは、多値の情報を記憶することができ、かつ外部とは2値でデータの授受を行うことのできるEEPROMを提供することにある。

【課題を解決するための手段】

[0015]

10

20

40

30

上記課題を解決するために本発明は、次のような構成を採用している。

$[0\ 0\ 1\ 6]$

即ち、本発明の一態様は、電気的書き替えを可能としn個の記憶状態(n≥3)を持つことが可能な複数のメモリセルが直列接続されたNANDセルユニットと、前記NANDセルユニット内の書き込みのために選択されたメモリセルに書き込み電圧を印加し、前記選択されたメモリセル以外のメモリセルに 0 Vと前記書き込み電圧との中間である電圧を持つ中間電圧を印加する書き込み回路と、を備えた不揮発性半導体記憶装置であって、前記中間電圧が前記選択されたメモリセル以外のメモリセルに印加されるのを待って、前記書き込み電圧は前記選択されたメモリセルに印加されることを特徴とする。

【発明の効果】

[0017]

本発明によれば、対応するメモリセルに書き込まれるn値の書き込みデータを2以上のバイナリデータの組み合わせで記憶し、対応するメモリセルから読み出されるn値の読み出しデータを2以上のバイナリデータの組み合わせで記憶する複数のデータラッチ回路を設けることにより、外部とは実質的に2値でデータの授受を行うことができ、従って2値のデータを基に動作するコンピュータとの整合をとることが可能となる。

【発明を実施するための最良の形態】

[0018]

以下、本発明の詳細を図示の実施形態によって説明する。

[0019]

(第1の実施形態)

図1は、本発明の第1の実施形態に係わるNANDセル型EEPROMの概略構成を示すブロック図である。

[0020]

メモリセルアレイ1に対して、読み出し/書き込み時のビット線を制御するためのビット線制御回路2と、ワード線電位を制御するためのワード線駆動回路7が設けられる。ビット線制御回路2は、データ入出力線(IO線)を介してダ8によって選択される。ビット線制御回路2は、データ入出力線(IO線)を介してデータ変換回路5と読み出しデータ/書き込みデータのやり取りを行う。入出力データ変換回路5は、対きとのデータの2値情報をメモリセルの多値情報に変換する。入出力データ変換回路5は、外部とのデータ入出力を制御するデータ入出力バッファ6に接続される。データ書き込み終了検知回路4はデータ書き込みが終了したか否かを検知する。

 $[0\ 0\ 2\ 1]$

 $[0 \ 0 \ 2 \ 2]$

クロック同期式インバータC I 1 , C I 2 とC I 3 , C I 4 でそれぞれフリップ・フロップを構成し、書き込み/読み出しデータをラッチする。また、これらはセンス・アンプ

10

20

30

40

20

30

40

50

としても動作する。クロック同期式インバータС I1 , CI2 で構成されるフリップ・フロップは、「"0" 書き込みをするか、"1" 又は"2" 書き込みをするか」、を書き込みデータ情報としてラッチし、メモリセルが「"0"の情報を保持しているか、"1" 又は"2"の情報を保持しているか」、を読み出しデータ情報としてラッチする。クロック同期式インバータ CI3 , CI4 で構成されるフリップ・フロップは、「"1" 書き込みをするか、"2" 書き込みをするか」、を書き込みデータ情報としてラッチし、メモリセルが「"2"の情報を保持しているか、"0" 又は"1"の情報を保持しているか」、を読み出しデータ情報としてラッチする。

[0023]

nチャネルMOSトランジスタの内で、Qn1 は、プリチャージ信号PREが"H"となると電圧 VPRをビット線に転送する。Qn2 は、ビット線接続信号BLCが"H"となってビット線と主要なビット線制御回路を接続する。Qn3 ~Qn6 ,Qn9 ~Qn12は、上述のフリップ・フロップにラッチされているデータに応じて、電圧 VBLH ,VBLM ,VBLL を選択的にビット線に転送する。Qn7 ,Qn8 はそれぞれ信号SAC2 ,SAC1 が"H"となることでフリップ・フロップとビット線を接続する。Qn13は、フリップ・フロップにラッチされている1ページ分のデータが全て同じか否かを検出するために設けられる。Qn14,Qn15とQn16,Qn17はそれぞれカラム選択信号CSL1,CSL2 が"H"となって、対応するフリップ・フロップとデータ入出力線IOA,IOBを選択的に接続する。

[0024]

なお、図3においてインバータ部分を図19(a)に示すように省略して示しているが、これは図19(b)に示す回路構成となっている。

[0025]

次に、このように構成されたEEPROMの動作を図4~図6に従って説明する。図4は読み出し動作のタイミング、図5は書き込み動作のタイミング、図6はベリファイ読み出し動作のタイミングを示している。いずれも制御ゲートCG4が選択された場合を例に示してある。

[0026]

読み出し動作は、2つの基本サイクルで実行される。読み出し第1サイクルは、まず電圧 VPRが電源電圧 Vccとなってビット線はプリチャージされ、プリチャージ信号 PREが "L"となってビット線はフローティングにされる。続いて、選択ゲート SG1 ,SG2 、制御ゲート CG1 ~ CG3 、 CG5 ~ CG8 は Vccとされる。同時に制御ゲート CG4 は 1 . 5 V にされる。選択されたメモリセルの V t が 1 . 5 V 以上の場合のみ、つまりデータ "2"が書き込まれている場合のみ、そのビット線は "H" Vベルのまま保持される

[0027]

この後、センス活性化信号SEN2,SEN2Bがそれぞれ"L","H"、ラッチ活性化信号LAT2,LAT2Bがそれぞれ"L","H"となって、クロック同期式インバータCI3,СI4 で構成されるフリップ・フロップはリセットされる。信号SAC2が"H"となってクロック同期式インバータCI3,СI4 で構成されるフリップ・フロップとビット線は接続され、まずセンス活性化信号SEN2,SEN2Bがそれぞれ"H","L"となってビット線電位がセンスされた後、ラッチ活性化信号LAT2,LAT2Bがそれぞれ"H","L"となり、クロック同期式インバータCI3,СI4 で構成されるフリップ・フロップに、「"2"データか、1"又は"0"データか」の情報がラッチされる。

[0028]

20

30

40

50

成されるフリップ・フロップに、「"0"データか、"1"又は"2"データか」の情報がラッチされる。

[0029]

以上説明した2つの読み出しサイクルによって、メモリセルに書き込まれたデータが読み出される。

[0030]

データ書き込みに先だってメモリセルのデータは消去され、メモリセルのしきい値Vtは 0 V以下となっている。消去は p ウェル、共通ソース線 Vs、選択ゲートSG1,SG2 を 2 0 Vにし、制御ゲートCG1 ~CG8 を 0 Vとして行われる。

[0031]

書き込み動作では、まずプリチャージ信号 PREが"L"となってビット線がフローティングにされる。選択ゲート SG1 が Vcc、制御ゲート CG1 ~ CG8 が Vccとされる。選択ゲート SG2 は書き込み動作中 0 V である。同時に、信号 VRFY1 , VRFY2 , FIM, FIHが Vccとなる。"0"書き込みの場合は、クロック同期式インバータ CI1 , CI2 で構成されるフリップ・フロップに、クロック同期式インバータ CI1 の出力が"H"になるようにデータがラッチされているため、ビット線は Vccにより充電される。"1"又は"2"書き込みの場合は、ビット線は 0 V である。

[0032]

続いて、選択ゲートSG1、制御ゲートCG1~CG8、信号BLC、信号VRFY1と電圧VSAが10V、電圧VBLHが8V、電圧VBLMが1Vとなる。"1"書き込みの場合は、クロック同期式インバータCI3,CI4で構成されるフリップ・フロップに、クロック同期式インバータCI3の出力が"H"になるようにデータがラッチされているため、ビット線BLには1Vが印加される。"2"書き込みの場合はビット線は0V、"0"書き込みの場合は8Vとなる。この後、選択された制御ゲートCG4が20Vとされる。

[0033]

"1"又は"2"書き込みの場合は、ビット線BLと制御ゲートCG4の電位差によって電子がメモリセルの電荷蓄積層に注入され、メモリセルのしきい値は上昇する。"1"書き込みの場合は、"2"書き込みに比較してメモリセルの電荷蓄積層に注入すべき電荷量を少なくしなければならないため、ビット線BLを1Vにして制御ゲートCG4との電位差を19Vに緩和している。但し、この電位差の緩和はなくとも実施可能である。"0"書き込み時は、ビット線電圧8Vによってメモリセルのしきい値は実効的には変わらない。

[0034]

書き込み動作の終了時は、まず選択ゲートSG1、制御ゲートCG1~CG8を0Vとし、"0"書き込み時のビット線BLの電圧8Vは遅れて0Vにリセットされる。この順序が反転すると一時的に"2"又は"1"書き込み動作の状態ができて、"0"書き込み時に間違ったデータを書いてしまうからである。

[0035]

書き込み動作後に、メモリセルの書き込み状態を確認し書き込み不足のメモリセルにのみ追加書き込みを行うため、ベリファイ読み出しが行われる。ベリファイ読み出し中は、電圧VBLH はVcc、VBLL は 0 V、FIMは 0 Vである。

[0036]

20

30

40

50

ク同期式インバータCI1, CI2 で構成されるフリップ・フロップがリセットされる前である。選択された制御ゲートCG4 の電圧は、読み出し時の1. 5V (第1サイクル)、0V (第2サイクル)に対応して、2V (第1サイクル)、0.5V (第2サイクル)と、0.5V のしきい値マージンを確保するために高くしてある。

[0037]

ここでは、クロック同期式インバータCI1 ,CI2 で構成されるフリップ・フロップにラッチされているデータ(dataI)、クロック同期式インバータCI3 ,CI4 で構成されるフリップ・フロップにラッチされているデータ(data2)と選択されたメモリセルのしきい値によって決まるビット線BLの電圧を説明する。data1は「"0"書き込みか、"1"又は"2"書き込みか」を制御し、"0"書き込みの場合はQn3は"ON"状態、"1"又は"2"書き込みの場合はQn6が"ON"状態である。data2は「"1"書き込みか、"2"書き込みか」を制御し、"1"書き込みの場合はQn10は"ON"状態、"2"書き込みの場合はQn11が"ON"状態である。

[0038]

[0039]

[0040]

[0041]

"0"データ書き込み時(初期書き込みデータが"0")のベリファイ読み出し第2サイクルでは、メモリセルのデータが"0"であるから、制御ゲートCG4が0.5Vになるとメモリセルによってビット線電位は"L"となる。その後、信号VRFY1が"H"となることでビット線BLは"H"となる。

[0042]

[0043]

"2" データ書き込み時(初期書き込みデータが"2") のベリファイ読み出し第2サ

20

30

40

イクルでは、メモリセルのデータが"2"となるはずであるからメモリセルのしきい値が0.5V以上であれば"2"書き込み十分でも不十分でも、制御ゲートCG4が0.5Vになってもビット線電位は"H"のままである(図6の(9)(10))。"2"書き込み不十分でメモリセルのしきい値が0.5V以下の場合、ビット線は"L"になる(図6の(11))。

$[0 \ 0 \ 4 \ 4]$

[0045]

このベリファイ読み出し動作によって、書き込みデータとメモリセルの書き込み状態から再書き込みデータが下記の(表 1)のように設定される。

【表 1 】

書き込みデータ	0	0	0	1	1	2	2	2
セルのデータ	0	1	2	0	1	0	1	2
再書き込みデータ	0	0	0	1	0	2	2	0

[0046]

(表1)から分かるように、"1"書き込み不足のメモリセルのみ再度"1"書き込みが行われ、"2"書き込み不足のメモリセルにのみ再度"2"書き込みが行われるようになっている。また、全てのメモリセルでデータ書き込みが十分になると、全てのカラムのQn13が"OFF"となり、信号PENDBによってデータ書き込み終了情報が出力される。

[0047]

図7はデータの入出力動作タイミングを示しており、(a)はデータ入力タイミング、(b)はデータ出力タイミングである。外部からのデータ入力3サイクルの後、入出る。 今変換回路5によって、ビット線制御回路2に入力するデータが発生され入力される。外部からの3ビット分のデータ(X1, X2, X3)は、2つのメモリセルのデータ(Y1, Y2)に変換され、実効的にはビット線制御回路2のクロック同期式インバータ CI1, CI2で構成されるレジスタ R1とCI3, CI4で構成されるレジスタ R2にデータ入出力線 IOA, IOBを介して変換データが設定される。レジスタ R1, R2にデッチされている読み出しデータは、データ入出力線 IOA, IOBを介して入出力データ変換回路5に転送され変換されて出力される。図3に見られるカラム選択信号 CSL2iを同一信号にして、そのかわり IOA, IOBを2系統に分けて同一カラムの2つのレジスタを同時にアクセスすることも容易に可能で、アクセス時間を短くするためには効果的である。

[0048]

下記の (表 2) はデータ入力時の、外部からの 3 ビット分のデータ (X1 , X2 , X3) 、メモリセルの 2 つのデータ (Y1 , Y2) と Y1 , Y2 それぞれに対応するレジスタ R1 , R2 のデータの関係を示している。

【表2】

入力データ		セル	セルデータ		IOA線データ			
					セル	セルY ₁		Y ₂
X,	X ₂	Хз	Υı	Y ₂	レジスタR1	レジスタR2	レジスタR1	レジスタR2
0	0	0	0	0	Н	_	Н	
0	0	1	0	2	Н	_	L	L
0	1	0	0	1	H	_	L	Н
0	1	1	1	2	L	H	L	L
1	0	0	1	0	L	Н	Н	-
1	0	1	1	1	L	H	L	н
1	1	0	2	0	L	L	H	_
1	1	1	2	1	L	L	L	н
ポインタオ	書き込ん	み命令	2	2	L	L	L	L

[0049]

レジスタのデータはデータ転送時の入出力線IOAの電圧レベルで表現してある。データ入出力線IOBはIOAの反転信号であるため省略してある。下記の(表3)は、データ出力時のそれである。

【表3】

I	O A線 ⁵	=ータ		セルデータ		Щ	出力データ		
セル	Y 1	セル	Y 2			ш	шууу —		
レジスタR1	レジスタR2	レジスタR1	レジスタR2	Y ₁	Y ₂	X ₁	X 2	Х 3	
L	L	L	L	0	0	0	0	0	
L	L	Н	Н	0	2	0	0	1	
L	L	н	L	0	1	0	1	0	
H	L	H	н	1	2	0	1	1	
H	L	L	L	1	0	1	0	0	
H	L	Н	L	1	1	1	0	1	
H	н	L	L	2	0	1	1	0	
H	Н	Н	L	2	1	1	1	1	
Н	Н	Н	Н	2	2	¥1;	タフラグ	出力	

[0050]

この実施形態では同じデータに対して、入力時のIOAのレベルと出力時のIOAのレベ

10

20

30

20

30

40

ルが反転するようになっている。

[0051]

メモリセルの 2 つデータ(Y1 , Y2)の 9 つの組み合わせのうち 1 つは余るため、これを例えばポインタ情報などファイル管理情報に利用することは可能である。ここではポインタ情報をセルデータ(Y1 , Y2)=(2 , 2)に対応させている。

[0052]

図 8 は、EEPROMをコントロールするマイクロプロセッサなどから見たときの、データ書き込みの単位であるページの概念を示している。ここでは 1ページをNバイトとしていて、マイクロプロセッサなどから見たときのアドレス(論理アドレス)を表示している。例えば、領域 1 (論理アドレス $0 \sim n$) だけしか書き込みデータが入力されないとき、n=3 m+2 (m=0, 1, 2, \cdots) であれば常に(X1, X2, X3) が揃うので問題ない。n=3 mの場合は X1 しか入力されないので、EEPROM内部で X2=0, X3=0 を発生して(X1, X2, X3) を入出力データ変換回路 5 に入力する。n=3 m+1 の場合は X3=0 を内部で発生する。このn がN と等しいときも同様である。

[0053]

領域1にデータ書き込みを行った(領域2の書き込みデータは全て"0")後、追加的に領域2にデータ書き込みを行う場合、領域1の部分を読み出してそのデータに領域2の書き込みデータを追加して入力すればよい。或いは、領域1の部分を読み出してその部分を読み出して、領域2の先頭アドレスn+1=3mの場合は領域1のデータを全て"0"、n+1=3m+2の場合アドレスn-1、nのデータをX1, X2としてアドレスn+1のデータX3に追加し領域1のアドレスn-2までのデータを全て"0"、n+1=3m+1の場合領域1のアドレスnのデータを全て"0"、n+1=3m+1の場合領域1のアドレスn-1までのデータを全て"0"、としてもよい。これらの動作は、EEPROM内部で自動的に行うことも容易である。この追加データ書き込みが可能となり、(表2)及び(表3)に示してあるように(X1, X2, X3)と(Y1, Y2)の関係は1つの例であってこれに限るものではない。また、領域は3以上でも同様に追加データ書き込みは行える。

 $[0\ 0\ 5\ 4]$

図9 (a) は、データ書き込みアルゴリズムを示している。データロード後、書き込み、ベリファイ読み出しと書き込み終了検出動作が繰り返し行われる。点線の中はEEPROM内で自動的に行われる。

[0055]

図9(b)は、追加データ書き込みアルゴリズムを示している。読み出しとデータロード後、ベリファイ読み出し、書き込み終了検出と書き込み動作が繰り返し行われる。点線の中はEEPROM内で自動的に行われる。データロード後にベリファイ読み出しが行われるのは、既に"1"或いは"2"が書き込まれているところに書き込みが行われないようにするためである。そうないと過剰書き込みされる場合が生じる。

[0056]

図10は、このように構成されたEEPROMでの、メモリセルのしきい値の書き込み 特性を示している。"1"データが書き込まれるメモリセルと"2"データが書き込まれ るメモリセルは同時に書き込みが行われ、それぞれ独立に書き込み時間が制御される。

[0057]

下記の(表 4)に、消去、書き込み、読み出し、ベリファイ読み出し時のメモリセルアレイ各部の電位を示す。

【表 4】

	消去	書き込み	読み出し	ベリファイ 読み出し
		0" 1" 2"	第1サイクル 第2サイクル	第1サイクル 第2サイクル
			"2" 読出し "0" 製出し	
BL	20 V	8V 1V 0V	時のみ "H" 時のみ "L"	図6参照
S G1	20 V	10V	5 V	5 V
CG1	0 V	10V	. 5 V	5 V
CG2	0 V	10V	5 V	5 V
C G3	0 V	10V	5 V	5 V
CG4	0 V	2 0 V	1.5 V 0 V	2 V 0.5 V
C G5	0 V	10V	5 V	5 V
C G6	0 V	10V	5 V	5 V
C G7	0 V	10V	5 V	5 V
C G8	0 V	1 0 V	5 V	5 V
S G2	20V	0 V	5 V	5 V
V s	20 V	0 V	0 V	0 V
Pwell	20 V	0 V	0 V	0 V

[0058]

(第2の実施形態)

図11は、本発明の第2の実施形態におけるNORセル型EEPROMの、メモリセルアレイ1とビット線制御回路2の具体的な構成を示している。メモリセルM10のみで、NOR型セルを構成する。NOR型セルの一端はビット線BLに接続され、他端は共通接地線と接続される。1本の制御ゲートWLを共有するメモリセルMはページを構成する。メモリセルMはそのしきい値Vtでデータを記憶し、VtがVcc以上である場合"0"データ、VtがVcc以下2.5V以上の場合"1"データ、Vtが2.5V以下0V以上の場合"2"データとして記憶する。1つのメモリセルで3つの状態を持たせ、2つのメモリセルで9通りの組み合わせができる。この内、8通りの組み合わせを用いて、2つのメモリセルで3ビット分のデータを記憶する。

[0059]

10

20

30

40

20

30

40

50

データ情報としてラッチする。

[0060]

nチャネルMOSトランジスタの内、Qn18は、プリチャージ信号 PR Eが" H"となると電圧 VPRをビット線に転送する。Qn19は、ビット線接続信号 B L Cが" H"となってビット線と主要なビット線制御回路を接続する。Qn20~Qn23,Qn25~Qn28は、上述のフリップ・フロップにラッチされているデータに応じて、電圧 V BLH ,V BLM ,O V を選択的にビット線に転送する。Qn24,Q29はそれぞれ信号 SAC2 ,SAC1 が" H"となることでフリップ・フロップとビット線を接続する。Qn30は、フリップ・フロップにラッチされている 1 $^{\prime}$ $^{\prime}$

[0061]

次に、このように構成されたEEPROMの動作を図12~14に従って説明する。図12は読み出し動作のタイミング、図13は書き込み動作のタイミング、図14はベリファイ読み出し動作のタイミングを示している。

 $[0\ 0\ 6\ 2\]$

読み出し動作は、2つの基本サイクルで実行される。読み出し第1サイクルは、まず電圧 V PRが電源電圧 V cc E c

[0063]

この後、センス活性化信号SEN2,SEN2Bがそれぞれ "L", "H"、ラッチ活性化信号LAT2,LAT2Bがそれぞれ "L", "H"となって、クロック同期式インバータСI7,СI8 で構成されるフリップ・フロップはリセットされる。信号SAC2が "H"となってクロック同期式インバータСI7,СI8 で構成されるフリップ・フロップとビット線は接続され、まずセンス活性化信号SEN2,SEN2Bがそれぞれ "H", "L"となってビット線電位がセンスされた後、ラッチ活性化信号LAT2,LAT2Bがそれぞれ "H", "L"となり、クロック同期式インバータСI7,СI8 で構成されるフリップ・フロップに、「"2"データか、"1"又は "0"データか」の情報がラッチされる。

 $[0\ 0\ 6\ 4]$

読み出し第2 サイクルは読み出し第1 サイクルと、選択制御ゲートWLの電圧が2.5 VでなくVccであること、信号SEN2, SEN2B, LAT2, LAT2B, SAC2 の代わりに信号SEN1, SEN1B, LAT1, LAT1B, SAC1 が出力されることが違う。よって、読み出し第2 サイクルでは、クロック同期式インバータCI5, CI6 で構成されるフリップ・フロップに、「"0" データか、"1" 又は"2" データか」の情報がラッチされる。

[0065]

以上説明した2つの読み出しサイクルによって、メモリセルに書き込まれたデータが読 み出される。

[0066]

データ書き込みに先だってメモリセルのデータは消去され、メモリセルのしきい値VtはVcc以上となっている。消去は、制御ゲートWLを20Vとしビット線を0Vにして行われる。

[0067]

書き込み動作では、まずプリチャージ信号 PREが"L"となってビット線がフローティングにされる。信号 VRFY1, VRFY2, FIM, FILが Vccとなる。"2"書き込みの場合は、クロック同期式インバータ CI5, CI6で構成されるフリップ・フロ

20

30

40

50

ップに、クロック同期式インバータCI5 の出力が"H"になるようにデータがラッチされているため、ビット線は0Vである。"1"又は"2"書き込みの場合は、ビット線はVccに充電される。

[0068]

[0069]

"1"又は"2"書き込みの場合は、ビット線BLと制御ゲートWLの電位差によって電子がメモリセルの電荷蓄積層から放出され、メモリセルのしきい値は下降する。"1"書き込みの場合は、"2"書き込みに比較してメモリセルの電荷蓄積層から放出すべき電荷量を少なくしなければならないため、ビット線BLを7Vにして制御ゲートWLとの電位差を19Vに緩和している。"0"書き込み時は、ビット線電圧0Vによってメモリセルのしきい値は実効的には変わらない。

[0070]

書き込み動作後に、メモリセルの書き込み状態を確認し書き込み不足のメモリセルにのみ追加書き込みを行うため、ベリファイ読み出しが行われる。ベリファイ読み出し中は、電圧 V BLH は V cc、FIMは 0 V である。

[0071]

ベリファイ読み出しは、2つの基本サイクルから実行される。この基本サイクルは読み出し第1サイクルに似ている。違うのは、選択された制御ゲートWLの電圧と、信号 V R F Y 1 , V R F Y 2 , F I H が出力されることである(ベリファイ読み出し第1 サイクルでは V R F Y 1 のみ)。信号 V R F Y 1 , V R F Y 2 , F I H は、制御ゲートWLが0 V にリセットされた後で信号 S E N 1 , S E N 1 B, L A T 1 B がそれぞれ "L" , "H" , "L" , "H" になる前に出力される。言い替えると、ビット線の電位がメモリセルのしきい値によって決定した後で、クロック同期式インバータ V C

[0072]

ここでは、クロック同期式インバータCI5 , СI6 で構成されるフリップ・フロップにラッチされているデータ(datal)、クロック同期式インバータCI7 , СI8 で構成されるフリップ・フロップにラッチされているデータ(data2)と選択されたメモリセルのしきい値によって決まるビット線BLの電圧を説明する。datalは「"0"書き込みか、"1"又は"2"書き込みか」を制御し、"0"書き込みの場合はQn20は"ON"状態、"1"又は"2"書き込みの場合はQn23が"ON"状態である。data2は「"1"書き込みか、"2"書き込みか」を制御し、"1"書き込みの場合はQn26は"ON"状態、"2"書き込みの場合はQn27が"ON"状態である。

[0073]

"0"データ書き込み時(初期書き込みデータが"0")のベリファイ読み出し第1サイクルでは、メモリセルのデータが"0"であるから、制御ゲートWLが2Vになってもビット線電位は"H"のままである。その後信号VRFY1が"H"となることでビット線BLは"L"となる。

[0074]

"1"データ書き込み時(初期書き込みデータが"1")のベリファイ読み出し第1サイクルでは、メモリセルのデータが"1"となるはずであるからメモリセルのしきい値は

20

30

40

50

2. 5 V以上で、制御ゲートW L が 2 V になってもビット線電位は "H"のままである。その後信号 V R F Y 1 が "H"となることで、既に "1" 書き込み十分で d a t a 1 が "0" 書き込みを示している場合ビット線 B L は "L"(図 1 4 o(2))、さもなくばビット線 B L は "H"(図 1 4 o(1))となる。

[0075]

"2"データ書き込み時(初期書き込みデータが"2")のベリファイ読み出し第1サイクルでは、選択メモリセルのデータが"2"となっていない("2"書き込み不十分)場合、制御ゲートWLが2Vになってもビット線電位は"H"である(図14の(3))。選択メモリセルが"2"書き込み十分になっている場合、制御ゲートWLが2Vになるとビット線電位はメモリセルによって"L"となる(図14の(4)(5))。図14の(5)は既に"2"書き込み十分でdatalが"0"書き込みを示している場合である。この場合、信号VRFY1が"H"となることで、ビット線BLは接地される。

[0076]

"0"データ書き込み時(初期書き込みデータが"0")のベリファイ読み出し第2サイクルでは、メモリセルのデータが"0"であるから、制御ゲートCG4 が4Vになってもビット線電位は"H"である。その後、信号VRFY1 が"H"となることでビット線BLは"L"となる。

[0077]

"1"データ書き込み時(初期書き込みデータが"1")のベリファイ読み出し第2サイクルでは、選択メモリセルのデータが"1"となっていない("1"書き込み不十分)場合、制御ゲートWLが4Vになってもビット線電位は"H"である(図14の(6))。選択メモリセルが"1"書き込み十分になっている場合、制御ゲートWLが4Vになるとメモリセルによりビット線電位は"L"となる(図14の(7)(8))。図14の(8)は既に"1"書き込み十分でdatalが"0"書き込みを示している場合である。この場合、信号VRFY1が"H"となることで、ビット線BLは接地される。

[0078]

"2"データ書き込み時(初期書き込みデータが"2")のベリファイ読み出し第2サイクルでは、メモリセルのデータが"2"となるはずであるからメモリセルのしきい値が4V以下であれば"2"書き込み十分でも不十分でも、制御ゲートWLが4Vになるとビット線電位は"L"となる(図14の(10)(11))。"2"書き込み不十分でメモリセルのしきい値が4V以上の場合、ビット線は"H"になる(図14の(9))。

[0079]

その後、信号VRFY1, VRFY2, FIHが"H"となることで、既に"2"書き込み十分でdata1が"0"書き込みを示している場合ビット線BLは"L"(図14の(11))、さもなくばビット線BLは"H"(図14の(9)(10))となる。

[0080]

このベリファイ読み出し動作によって、書き込みデータとメモリセルの書き込み状態から再書き込みデータが、第1の実施形態と同様に表1のように設定される。また、全てのメモリセルでデータ書き込みが十分になると、全てのカラムのQn30が"OFF"となり、信号PENDBによってデータ書き込み終了情報が出力される。

[0081]

データの入出力動作タイミング、データ書き込みアルゴリズム、追加データ書き込みアルゴリズムなどは、図7~9、(表2~3)に見られるように第1の実施形態と同様である。

[0082]

図15は、このように構成されたEEPROMでの、メモリセルのしきい値の書き込み 特性を示している。"1"データが書き込まれるメモリセルと"2"データが書き込まれ るメモリセルは同時に書き込みが行われ、それぞれ独立に書き込み時間が制御される。

[0083]

下記の(表5)は、消去、書き込み、読み出し、ベリファイ読み出し時のメモリセルア

レイ各部の電位を示している。

【表 5】

	消去	書き込み	読み出し	ベリファイ 読み出し	
		'0" '1" '2"	第1サイクル 第2サイクル	第1サイクル 第2サイクル	
			'2"就出し '0"就出し		
BL	0 V	OV 7V 8V	時03 °L " 時03 °H "	図14参照	
WL	20 V	- 1 2 V	2.5 V 5 V	2.0 V 4.0 V	

[0084]

(変形例)

図3,11に示した回路は、例えばそれぞれ図16,17のように変形できる。図16は、図2に見られるQn3,Qn4をpチャネルのMOSトランジスタQp1,Qp2に置き換えてある。図17は、図11に見られるQn22,Qn23,Qn25~Qn28をpチャネルのMOSトランジスタQp3~Qp8に置き換えてある。このようにすることで、nチャネルMOSトランジスタのしきい値による転送できる電圧の降下を防ぐことができ、この例では、電圧VSAを書き込み時に8Vまで上げればよく回路を構成するトランジスタの耐圧を下げることができる。図16のVRFY1Bは図2,3のVRFY1の反転信号、図17のVRFY2B,FILB,FIMBは図11のVRFY2,FIL,FIMのそれぞれ反転信号である。

20

10

[0085]

図8で、追加データ書き込みについて説明したが、例えば図18のように追加データ書き込みを容易にするため、1ページを分割しておくことも1つの有効な方法である。この例では論理アドレス32番地毎にメモリセル22個で1つの領域を構成する。これによって領域単位での追加データ書き込みは容易となる。つまり領域2に追加データ書き込みをする場合、領域2以外の領域の書き込みデータを全て"0"として、図9(a)に見られるデータ書き込みアルゴリズムに従って行えばよい。1つの領域のサイズは図18に示している以外の大きさでもかまわない。

30

【図面の簡単な説明】

[0086]

- 【図1】第1及び第2の実施形態に係わるEEPROMの概略構成を示すブロック図。
- 【図2】第1の実施形態におけるメモリセルアレイの具体的構成を示す図。
- 【図3】第1の実施形態におけるビット線制御回路の具体的構成を示す図。
- 【図4】第1の実施形態における読み出し動作を示すタイミング図。
- 【図5】第1の実施形態における書き込み動作を示すタイミング図。
- 【図6】第1の実施形態におけるベリファイ読み出し動作を示すタイミング図。
- 【図7】第1及び第2の実施形態におけるデータの入出力動作を示すタイミング図。
- 【図8】第1及び第2の実施形態における書き込み/読み出し単位のページの概念を示す図。

【図9】第1, 第2の実施形態におけるデータ書き込み及び追加データ書き込みアルゴリズムを示す図。

- 【図10】第1の実施形態におけるメモリセルの書き込み特性を示す図。
- 【図11】第2の実施形態におけるメモリセルアレイとビット線制御回路の構成を示す図
- 【図12】第2の実施形態における読み出し動作を示すタイミング図。
- 【図13】第2の実施形態における書き込み動作を示すタイミング図。
- 【図14】第2の実施形態におけるベリファイ読み出し動作を示すタイミング図。
- 【図15】第2の実施形態におけるメモリセルの書き込み特性を示す図。


50

- 【図16】第1の実施形態におけるビット線制御回路の変形例を示す図。
- 【図17】第2の実施形態におけるビット線制御回路の変形例を示す図。
- 【図18】第1及び第2の実施形態における追加データ書き込みの単位を示す図。
- 【図19】図3に示すインバータ部分の具体的構成例を示す図。


【符号の説明】

- [0087]
 - 1 … メモリセルアレイ
 - 2…ビット線制御回路
 - 3…カラム・デコーダ
 - 4 … データ書き込み終了検知回路
 - 5 … 入出力データ変換回路
 - 6 … データ入出力バッファ
 - 7…ワード線駆動回路
 - 8…ロウ・デコーダ


【図1】




【図2】




【図3】




【図4】




【図5】




【図6】




【図8】







【図9】




【図10】




【図11】




【図12】




【図13】




【図14】




【図15】




【図16】




【図17】



[図18]



【図19】



【手続補正書】

【提出日】平成19年5月2日(2007.5.2)

【手続補正1】

【補正対象書類名】特許請求の範囲

【補正対象項目名】全文

【補正方法】変更

【補正の内容】

【特許請求の範囲】

【請求項1】

電気的書き替えを可能としn個の記憶状態(n≥3)を持つことが可能な複数のメモリセルがマトリクス上に配置されたメモリセルアレイと、

前記メモリセルの書き込みのために選択されたメモリセルのワード線に書き込み電圧を 印加し、且つビット線に少なくとも3種類の書き込み制御電圧を印加する書き込み回路と

を備えた不揮発性半導体記憶装置であって、

前記ビット線に印加される前記少なくとも3種類の前記書き込み制御電圧のうちの少なくとも2つの電圧の印加タイミングは、前記書き込み電圧が前記選択されたメモリセルに印加されるタイミングよりも早いと共に、前記書き込み電圧と前記少なくとも3種類の書き込み制御電圧が同時にメモリセルに印加される期間が存在することを特徴とする不揮発性半導体記憶装置。

【請求項2】

電気的書き替えを可能としn個の記憶状態(n≥3)を持つことが可能な複数のメモリセルがマトリクス状に配置されたメモリセルアレイと、

前記メモリセルの書き込みのために選択されたメモリセルのワード線に書き込み電圧を 印加し、且つビット線に少なくとも3種類の書き込み制御電圧を印加する書き込み回路と

を備えた不揮発性半導体記憶装置であって、

前記ビット線への前記3種類の書き込み制御電圧の印加が開始された後に、前記書き込み電圧が前記選択されたメモリセルのワード線に印加されると共に、前記書き込み電圧と前記少なくとも3種類の書き込み制御電圧が同時にメモリセルに印加される期間が存在することを特徴とする不揮発性半導体記憶装置。

【請求項3】

電気的書き替えを可能としn個の記憶状態(n≥3)を持つことが可能な複数のメモリセルがマトリクス状に配置されたメモリセルアレイと、

前記メモリセルの書き込みのために選択されたメモリセルのワード線に書き込み電圧を 印加し、且つビット線に少なくとも3種類の書き込み制御電圧を印加する書き込み回路と

を備えた不揮発性半導体記憶装置であって、

前記少なくとも3種類の書き込み制御電圧は第1、第2及び第3の書き込み制御電圧であり、前記第1の書き込み制御電圧よりも前記第2の書き込み制御電圧は高く、前記第2の書き込み制御電圧よりも前記第3の書き込み制御電圧は高く、前記第1の書き込み制御電圧と前記第3の書き込み制御電圧の対応するビット線への設定開始のタイミングは前記第2の書き込み制御電圧の対応するビット線への設定開始のタイミングよりも早く、前記第1、前記第2及び前記第3の書き込み制御電圧の対応するビット線への設定開始後に前記書き込み電圧が前記選択されたメモリセルのワード線に印加されると共に、前記書き込み電圧と前記少なくとも3種類の前記書き込み制御電圧が同時にメモリセルに印加される期間が存在することを特徴とする不揮発性半導体記憶装置。

【請求項4】

前記第1の書き込み制御電圧と前記第3の書き込み制御電圧の対応するビット線への設定が開始された後に、前記第1の書き込み制御電圧に設定されたビット線の少なくとも一

部が前記第2の書き込み制御電圧に設定され、続いて前記書き込み電圧が前記選択されたメモリセルのワード線に印加されることを特徴とする請求項3記載の不揮発性半導体記憶装置。

【請求項5】

電気的書き替えを可能としn個の記憶状態(n≥3)を持つことが可能な複数のメモリセルがマトリクス状に配置されたメモリセルアレイと、

前記メモリセルの書き込みのために選択されたメモリセルのワード線に書き込み電圧を印加し、且つビット線に少なくとも3種類の書き込み制御電圧を印加する書き込み回路と

を備えた不揮発性半導体記憶装置であって、

前記少なくとも3種類の書き込み制御電圧は第1、第2及び第3の書き込み制御電圧であり、前記第1の書き込み制御電圧よりも前記第2の書き込み制御電圧は高く、前記第2の書き込み制御電圧よりも前記第3の書き込み制御電圧は高く、前記ビット線への前記少なくとも3種類の前記書き込み制御電圧の印加が開始された後に、前記書き込み電圧が前記選択されたメモリセルのワード線に印加され、

前記第1の書き込み制御電圧に設定されるビット線に対応する第1のメモリセルと前記第2の書き込み制御電圧に設定されるビット線に対応する第2のメモリセルと前記第3の書き込み制御電圧に設定されるビット線に対応する第3のメモリセルに対して、書き込み完了後には前記第1、前記第2及び前記第3のメモリセルは互いに異なる記憶状態に書き込まれると共に、前記書き込み電圧と前記少なくとも3種類の前記書き込み制御電圧が同時にメモリセルに印加される期間が存在することを特徴とする不揮発性半導体記憶装置。

【請求項6】

前記第2の書き込み制御電圧は0Vより高く電源電圧より低い電圧であることを特徴とする請求項3~5の何れかに記載の不揮発性半導体記憶装置。

【請求項7】

前記メモリセルアレイは、複数のメモリセルを含むメモリセルユニットがマトリクス状に配置されたものであることを特徴とする請求項1乃至6の何れかに記載の不揮発性半導体記憶装置。

【請求項8】

前記メモリセルユニット内の前記複数のメモリセルが直接接続されていることを特徴とする請求項7記載の不揮発性半導体記憶装置。

【請求項9】

選択されたメモリセルのワード線に前期書き込み電圧を印加する前に、前記メモリセルユニット内の選択されたメモリセル以外の複数のメモリセルのワード線の中の少なくとも一部を 0 V と前記書き込み電圧との間の電圧レベルを持つ中間電圧に設定することを特徴とする請求項 1 ~ 8 の何れかに記載の不揮発性半導体記憶装置。

【請求項10】

前記中間電圧は、電源電圧と前記書き込み電圧との間の電圧レベルを持つことを特徴と する請求項1~9の何れかに記載の不揮発性半導体記憶装置。

【請求項11】

前記中間電圧に設定されるワード線は、前記中間電圧に設定される前に電源電圧が印加されることを特徴とする請求項1~10の何れかに記載の不揮発性半導体記憶装置。

フロントページの続き

(74)代理人 100084618

弁理士 村松 貞男

(74)代理人 100092196

弁理士 橋本 良郎

(72)発明者 田中 智晴

神奈川県川崎市幸区小向東芝町1番地 株式会社東芝研究開発センター内 Fターム(参考) 5B125 BA02 BA19 CA06 CA08 DB08 DB11 DB19 EA05 EB01 EB07 ED07 EF02 EF03 EJ08 FA01 FA02